

Grundlagen der Elektronik

Unipolare Transistoren: Grundlagen

Stefan Stark

2025



Index


- 1 Einführung Feldeffektransistor
- 2 Sperrschicht-FET(JFET)
- 3 Isolierschicht-FET(IGFET)
- 4 Anwendungen
- 5 Spezialfall Leistungsmosfet
- 6 Literatur

Lernziele

Die Studentin und der Studenten

- Wissen wie ein Sperrschicht-FET aufgebaut ist und funktioniert.
- Wissen wie ein Isolierschicht-FET aufgebaut ist und funktioniert.
- Können bei einem Isolierschicht-FET zwischen Signal- und Leistungs-FET unterscheiden.
- Wissen wie man einen Leistungsmosfet ansteuert.
- Können das Schaltverhalten eines Isolierschicht-FET beschreiben.

Orientierung



Namensgebung

- Bipolar Junction Transistor (BJT)
 - Halbleiterbauelement
 - Ladungsträger: Löcher + Elektronen
 - gesteuerte Stromfluss über 2 Sperschichten
 - Stromgesteuert
- Field Effect Transistor (FET) oder Unijunction transistor (UJT)
 - Halbleiterbauelement
 - Ladungsträger: Löcher ODER Elektronen
 - gesteuerte Stromfluss über 1 Sperschichten (engl. junction)
 - Spannungsgesteuert

Unterschied zu Bipolartransistor

	Bipolartransistor	Sperrschicht-FET
Stromsteuerung	ja (geringe Verzerrung)	nein
Stromverstärkung	100...500	nein
Spannungssteuerung	möglich, starke Verzerrungen wegen exponentieller Spannungs-Steuerkennlinie	ja, geringere Verzerrungen wegen „nur“ quadratischer Spannungs-Steuerkennlinie
Spannungsverstärkung	ca. 30	5...10
Steilheit	z. B. 50 mA/V	1...10 mA/V
Eingangswiderstand	10...100 k Ω	>1 G Ω
diff. Ausgangswiderstand	1...10 k Ω	10...100 k Ω
Temperaturabhängigkeit	groß	gering
Schaltzeiten	groß	gering
Anwendung	linearer Verstärker	Schalttransistor

Abbildung: BJT vs FET [Sti19]

FET Arten




Abbildung: Übersicht der Feldeffekttransistoren [Sti19]

Sperrschicht-FET(JFET)

Einführung

- 3 Anschlüsse:
 - Gate G
 - Drain D
 - Source S
- Nur als Verarmungstyp
- Anwendung:
 - diskreter Verstärker
 - analoge IC's







Abbildung: JFET Symbol [Sti19]

JFET ohne äußere Spannung



- n-Kanal JFET
- schwach dotiertes n-leitendes Silizium als Grundmaterial
- hoch dotiertes p-leitende Silizium Inseln
- Kontakte (G,D,S) Sperrschichtfreier Kontakt zum Substrat
- Gate-Kanal-Sperrschicht = einzige Sperrschicht


$U_{GS} = 0V$, $U_{DS} > 0V$ klein und konstant



- Symmetrische RLZ um die p-Inseln
- Stromfluss zwischen D und S
- Sperrschicht/Ausdehnung RLZ = minimal $\rightarrow$ maximale Leitfähigkeit $\Rightarrow$ JFET=selbstleitend
- max. Strom = I_{DSS} , Drain-Sättigungsstrom (einige mA bis einige 10mA)

Abbildung: Übertragungskennlinie [Sti19]

$U_{GS} < 0V, U_{DS} > 0V$ klein und konstant



- pn-Übergang in Sperrrichtung → Erweiterung der RLZ → n-Kanal wird kleiner ⇒ I_D nimmt ab.




Abbildung: Übertragungskennlinie [Sti19]






Abbildung: Ausgangskennlinie [Sti19]



$U_{GS} = U_{GSP}$, $U_{DS} > 0V$ klein und konstant



- Je geringer U_{GS} desto geringer Breite des Kanals
- Bei $U_{GS} = U_{GSP}$ berühren sich die RLZ $\rightarrow$ schnüren Kanal vollständig ab $\rightarrow I_D$ gegen null
- U_{GSP} : Gate-Source-Pinch-off-Spannung - Abschnürspannung

Abbildung: Übertragungskennlinie [Sti19]



$U_{GS} = 0V$, $U_{DS} > 0V$ - ohmscher Bereich



- Bei kleinen DS Spannungen verhält sich die Ausgangskennlinie ohmsch (linear)

Abbildung: Ausgangskennlinienfeld
[Sti19]



$U_{GS} = 0V$, $U_{DS} > 0V$ - nichtlinearer Bereich



- Erhöhte $U_{DS} \rightarrow$ Spannungsabfall im Kanal
- $\rightarrow$ RLZ weitet sich aus
- Ausdehnung vermehrt auf D (größerer Spannungsabfall)
- RLZ wird unsymmetrischer
- I_D nimmt nicht mehr linear zu

Abbildung: Ausgangskennlinienfeld
[Sti19]



$$U_{GS} = 0V, U_{DS} = U_{DSP}$$



- U_{DSP} Drain-Abschnürspannung / Drain-Pinch-off-Spannung
- Kanal wird auf der Drain Seite abgeschnürt
- I_D geht in Sättigung - auch wenn U_{DS} erhöht wird keine merkliche Veränderung
- $U_{GS} = 0V$: $I_D = I_{DSS}$ Drain-Sättigungsstrom
- I_{DSS} : maximal mögliche Drain-Strom

Abbildung: Ausgangskennlinienfeld
[Sti19]



$$U_{GS} = 0V, U_{DS} > U_{DSP}$$



- $I_D \uparrow$
- $\rightarrow$ Spannungsabfall im Kanal $\uparrow$
- $\rightarrow$ RLZ $\uparrow$
- $\rightarrow I_D \downarrow$
- $\rightarrow$ Spannungsabfall im Kanal $\downarrow$
- $\rightarrow$ RLZ $\downarrow$
- $\rightarrow I_D \uparrow$
- ...

Abbildung: Ausgangskennlinienfeld
[Sti19]

$$U_{GS} < 0V, U_{DS} = U_{DSP}$$



- Negative U_{GS} unterstützt Abschnüren
- U_P Abschnürspannung (P für pinch)
- Abschnürung: $U_P \leq (U_{DS} - U_{GS})$
- $I_D(U_{GS}) = \text{konstant}$: Abschnürbereich/ aktiver Bereich

Abbildung: Ausgangskennlinienfeld
[Sti19]

Zusammenfassung

Zusammenfassung

Bei einem JFET kann ein Laststrom (I_D) über die Drain-Source-Strecke mit einer Gatespannung (U_{GS}) fast leistungslos gesteuert werden.





Abbildung: Querschnitt eines n-Kanal Sperrschicht FET in Planartechnologie [Sti19]


Isolierschicht-FET(IGFET)

Einführung


- 4 Anschlüsse:
 - Gate G, Drain D, Source S
 - Bulk B
- Anreicherungstyp und Verarmungstyp
- n-Kanal und p-Kanal Ausführung
- Anwendung Verarmungstyp:
 - diskreter HF-Verstärker
 - digitale IC's
- Anwendung Anreicherungstyp:
 - diskreter Leistungsverstärker
 - digitale IC's




(a) n-Kanal
Verarmung



(b) p-Kanal
Verarmung




(c) n-Kanal
Anreicherung




(d) p-Kanal
Anreicherung

Abbildung: MOSFET Symbol [Sti19]

Aufbau



(a) Anreicherung



(b) Verarmung

Abbildung: n-Kanal MOSFET [Sti19]

Aufbau

- PN-Übergang: B-S
- PN-Übergang: B-D
- Bulck meist intern verbunden mit S








Abbildung: n-Kanal Anreicherungstyp MOSFET [Sti19]



$$U_{GS} = 0V, U_{DS} > 0V \text{ klein}$$



- Kanalgebiet nicht leitfähig
- $I_D = 0A$ abgesehen vom Sperrstrom $\rightarrow$ Selbstsperrender MOSFET
- $U_{GS} < 0V$ verarmt die p-Zone noch weiter an $e^- \rightarrow$ Sperrstrom nimmt ab $\Rightarrow$ ohne technische Bedeutung

Abbildung: Übertragungskennlinie [Sti19]



$$U_{GS} > U_{th}, U_{DS} > 0V \text{ klein}$$



- Schwellspannung / Threshold U_{th}
- E-Feld zieht e^- an G Halbleiteroberfläche $\rightarrow$ Kanal entsteht $\rightarrow I_D > 0A$
- $U_{GS} > U_{th}$ Inversion (e^- Dichte im Kanal = e^+ Dichte im Bulck)

Abbildung: Übertragungskennlinie [Sti19]



$$U_{GS} > U_{th}, 0V < U_{DS} < U_{DSP}$$



- Bei höherer $U_{DS} \rightarrow$ Inversionsschicht kleiner (I_D erzeugt Spannungsabfall)
- E-Feld ist am D kleiner
- S mehr e^-
- Ausgangskennlinie $\neq$ ohmsches/lineares Verhalten

Abbildung: Ausgangskennlinie [Sti19]

$$U_{GS} > U_{th}, U_{DS} > U_{DSP}$$




- U_{DSP} Drain-Source Pinch-off Voltage / Drain-Abschnürspannung
- Weitere $U_{DS} \uparrow \rightarrow$ keine Inversionsschicht an D $\Rightarrow$ Kanalabschnürung
- Weitere $U_{DS} \uparrow$ Abschnürung wandert Richtung S
- I_D in Sättigung (konstant fast unabhängig von U_{DS})


Abbildung: Ausgangskennlinie [Sti19]

Kennlinien n-Kanal MOSFET, Anreicherungstyp

- Sperrbereich: $U_{GS} < U_{th}$
- Ohmscher-Bereich: $U_{GS} > U_{th}$,
 $0 < U_{DS} < U_{GS} - U_{th}$
- Sättigungs-Bereich: $U_{GS} > U_{th}$,
 $U_{DS} \geq U_{GS} - U_{th} > 0$





(a) Übertragungs-kennlinie



(b) Ausgangskennlinie



$$U_{GS} = 0V, U_{DS} > 0V \text{ klein}$$



- Kanal besteht Aufgrund der Dotierung
- Bei einer kleinen U_{DS} fließt I_D

Abbildung: Übertragungskennlinie [Sti19]



$$U_{GS} < 0V, U_{DS} > 0V \text{ (klein)}$$



- e^- im Kanal werden verdrängt
- $\rightarrow$ Verringerung des Kanalquerschnittes
- $\rightarrow$ Kanalwiderstand erhöht sich
- $\Rightarrow I_D$ nimmt ab

Abbildung: Übertragungskennlinie [Sti19]

$$U_{GS} = U_{GSP}$$



- U_{GSP} Gate-Abschnürspannung/
Gate-Source-Pinch-off Voltage
- n-leitende Kanal wird abgeschnürt
- I_D geht gegen null (Sperrstrom)

Abbildung: Übertragungskennlinie [Sti19]

$$U_{GS} \leq 0V, U_{DS} > 0V$$





Abbildung: Ausgangskennlinie

- U_{DS} höher
- $\rightarrow I_D$ erzeugt entlang dem Kanal ein Spannungsabfall
- $\rightarrow$ Kanalverdrängung an der Drain-Seite
- $\rightarrow$ RLZ an D ist höher wie an S
- $\Rightarrow$ Ausgangskennlinie nicht mehr linear

$$U_{GS} \leq 0V, U_{DS} = U_{DSP}$$






Abbildung: Ausgangskennlinie


- U_{DSP} Drain-Abschnürspannung / Drain-Source Pinch-off voltage
- Kanal an Drain Seite wird abgeschnürt
- $\Rightarrow I_D$ geht in Sättigung
- Bei kleineren U_{GS} tritt U_{DSP} bei geringeren U_{DS} auf

Kennlinien n-Kanal MOSFET, Verarmungstyp

- Ansteuerung mit negativem und positivem U_{GS} möglich
- Werden weniger für IC's eingesetzt da im Ruhezustand Strom fließt




(a)
Übertragungskennlinie




(b) Ausgangskennlinie

Signal- und Leistungs-MOSFET

- Grundsätzlich gleiche Wirkungsweise
- Vertikaler Aufbau bei Leistungsmosfets
 - → Größerer Querschnitt
 - ⇒ höhere Ströme
- Schwach dotierte n^- zum Erhöhen der Spannungsfestigkeit




(c) Signal MOSFET



(d) Leistungs MOSFET


Leistungs-MOSFET

- Body Diode
 - Super fast Diode
 - Integraler Bestandteil - kann verwendet werden
- Parasitärer BJT
 - U_{BS} führt zu Einschalten $\Rightarrow$ Substrat wird mit S verbunden
 - Reverse-Recovery Strom (durch schnelles Ausschalten) in der Bodydiode $\rightarrow$ Spannungsanhebung in $p \rightarrow$ BJT leitet (lokales Event) $\rightarrow$ Wärmeentwicklung $\Rightarrow$ Zerstörung
 - Datenblatt: maximale $\frac{du_{DS}}{dt}$




Schaltverhalten

- Bedingt durch Aufbau: Zwischen allen Anschlüssen C
- C_{GS} weist höchste Kapazität auf
- Kapazitäten $\neq$ konstant (abhängig von U_{DS})
- Kapazitäten bestimmen Schaltverhalten und damit verbunden Verluste



(e) ESB aktiven Bereich



(f) ESB ohmschen Bereich

Schaltverhalten ermitteln

- Stromquelle I_0 stellt Induktivität dar
- Freilaufdiode D_0 ist ideal
- R_G zum Vermeiden von Gate-Oszillationen
- Ausgeschalteten Zustand: I_0 fließt durch D_0




Abbildung: Ersatzschaltung zur Ermittlung des Schaltverhaltens

Einschaltvorgang - $t_{d,on}$

- $t = 0$ Treiberspannung auf 12V
- I_G über R_G , C_{GS} und C_{GD} aufladen/entladen
- U_{GS} steigt linear bis U_{th}
- MOSFET ! = leitend





Abbildung: Einschaltvorgang beim MOSFET

Einschaltvorgang - t_{ri}

- $U_{GS} > U_{th}$ MOSFET beginnt zu leiten (aktiven Bereich)
- I_D wächst als Funktion von U_{GS}
- $I_D = I_0$ beendet Phase






Abbildung: Einschaltvorgang beim MOSFET

Einschaltvorgang - t_{fu}

- Kein Strom mehr durch $D_0 \rightarrow$ sperrt $\rightarrow U_D$ sinkt rasch $\rightarrow C_{DS}$ entlädt sich
- C_{GD} wird entladen $\rightarrow I_G$ in $C_{GD} \rightarrow C_{GS}$ nicht weiter laden
- $\rightarrow U_{GS}$ bleibt konstant: Miller-Effekt / Miller-Plateau
- Phase beendet wenn C_{GD} und C_{DS} entladen sind $\rightarrow$ ohmscher Bereich
- U_{DS} von I_D und R_{DSon} abhängig



Einschaltvorgang - Zusammenfassung

- Länge von t_{fu} ist bestimmt von I_G : Je schneller C_{GD} entladen wird desto kürzer
- Energie wo in C_{GD} und C_{DS} gespeichert war ist im MOSFET in Wärme umgesetzt worden
- Gesamten Verluste nicht mit Kurvenform bestimmbar (da Ströme im C nicht über den D Anschluss laufen)




Abbildung: Einschaltvorgang beim MOSFET

Ausschaltvorgang

- Im wesentlichen in entgegengesetzter Reihenfolge
- C_{GS} wird entladen
- C_{DS} wird aufgeladen
- Millerkapazität C_{GD} wird geladen
- Millerplateau




Abbildung: Ausschaltvorgang beim MOSFET

ESD Einführung

- Electro Static Discharge - Elektro statische Entladung
- U_{GS} limitiert wenige 10V bei Leistungstransistoren
- Bsp:

$$Q \approx 10nC, C_{GS} = 300pF$$

$$Q = C * U \rightarrow U = \frac{Q}{C} = \frac{10^{-9}C}{300pF} = 33.3V$$




Abbildung: Kapazitäten eines MOSFETs

ESD Maßnahmen

- Schutz während des Transportes
 - Kurzschlussring
 - ESD-Verpackung
- Schutz während der Handhabung
 - ESD-Labors / ESD-Produktionen
 - Schutzdioden




Abbildung: ESD Schutzmaßnahmen

Verlustleistung P_{tot}

$$P_{tot} = P_{cond} + P_{sw} + P_b$$

- Durchgangsverluste $P_{cond} = R_{DSon} * I_{D,RMS}^2$
- Schaltverluste P_{sw} kompliziert ([CB18],[uMPuAK],...):

$$P_{sw} = 2 * (E_{t1} + E_{t2}) * f_{sw}$$

$$E_{t1} = \left(V_{DS} * \frac{I_D}{2} \right) * \frac{Q_{GS}}{I_G}$$

$$E_{t2} = \left(V_{DS} * \frac{I_D}{2} \right) * \frac{Q_{GD}}{I_G}$$

- Leakage Verluste P_b : meiste vernachlässigt




Abbildung: Vereinfachtes Einschaltverhalten

Safe-Operating-Area

- FET kennt keine secondary breakdown
- Limitierung durch
 - max. U
 - max. I_{Dmax} bzw. gepulst I_{DM}
 - P_{tot}
 - R_{DSon}




Abbildung: SOA eines MOSFETS

Anwendungen

Anwendung

ohmscher Bereich - FET als Schalter

- Steuerbarer Widerstand
- Leistungsschalter
- CMOS-Schaltungen in der Digitaltechnik

Abschnürbereich FET im Linearbetrieb

- Verstärker
- Stromquelle
- Linearer Spannungsregler




Abbildung: n-Kanal MOSFET Ausgangskennlinie

Verstärker

- selbe Grundschalungen wie bei BJT
- – Exemplarstreuung
- – Kleiner Leistungs - Verstärkungsfaktor
- + Enorm hoher Eingangswiderstand




Abbildung: FET Grundschalungen [Sti19]

Steuerbarer Widerstand

$$R(U_{GS}) = \frac{\delta U_{DS}}{\delta I_D} = \frac{1}{K * (U_{GS} - U_{th} - U_{DS})}$$





Abbildung: FET als steuerbarer Widerstand [Sti19]



FET als Schalter



- $U_{GS} > U_{TH}$
- R_G Bestimmt Einschaltzeit (Bs. IRF530)

$$R_G = \frac{U_{GS}}{I_G} = \frac{U_{GS}}{\frac{Q}{t}}$$

$$Q = C * U \approx (C_{GS} * U_{GS} + C_{DS} * U_{DS})$$

$$C_{GS} = C_{iss} - C_{rss}$$


$$C_{DS} = C_{oss} - C_{rss}$$



Spezialfall Leistungsmosfet


Treiberschaltung

- Pegelwandler (Levelshifter)
- Verstärker von hohen Pulsströmen zum Laden/Entladen von C_{iss}
- U_{GS} limiter
- Zusätzliche Funktionen (Überstrom, UV-Lockout, ...)




HIGH-Side / LOW-Side Schalter

LOW-Side



- Schalter auf Massezuleitung
- Bezugspotential für Treiber konstant auf 0V
- $\Rightarrow$ Einfache Ansteuerung

HIGH-Side



- R_L ist auf Masse geschallten
- Bezugspotential für Treiber ändert sich ($0V \longleftrightarrow +U_B$)
- $\Rightarrow$ Komplizierte Ansteuerung

Emitterschaltung als Pegelwandler

- Logikpegel $0V \rightarrow 3V$: $U_{BE} > 0.7V \Rightarrow U_{CE} = U_{GS} = 0V$
- Logikpegel $3V \rightarrow 0V$: $U_{BE} < 0.7V \Rightarrow U_{CE} = U_{GS} = 12V$
- $\Rightarrow$ Invertiertes Verhalten
- – Kein schnelles ein und ausschalten (Kompromiss zwischen kleinem Ruhestrom und Schaltzeit)
- + Sehr einfach/ günstig




Abbildung: Emitterschaltung als Pegelwandler

Pegelwandler + Gegentaktemitterfolger

- Logikpegel $0V \rightarrow 3V$: $U_{BE} > 0.7V \rightarrow U_{CE} = 0V \Rightarrow U_{GS} = 0V$
- Logikpegel $3V \rightarrow 0V$: $U_{BE} < 0.7V \rightarrow U_{CE} = U_{GS} = 12V$
- $\Rightarrow$ Invertiertes Verhalten
- Leistungsverstärkung $\rightarrow$ Strom über Gegentakststufe
- R_G klein (schnelles schalten)
- R_1 groß (kleiner Ruhestrom)




Abbildung: Pegelwandler+Bipolar Totem-Pole

Weitere Informationen

Weitere Informationen zum Thema Ansteuern von MOSFET als Schalter: [Bal]

Literatur I

-  Laszlo Balogh, *Design and application guide for high speed mosfet gate drive circuits*, [Link, Online; accessed 16.05.2023].
-  Daniel Christen and Juergen Biela, *Analytical switching loss modelling based on datasheet parameters for mosfets in a half-bridge*, IEEE, 2018, [Link, Online; accessed 16.05.2020].
-  Leonhard Stiny, *Aktive elektronische bauelemente*, Springer Fachmedien Wiesbaden, 2019.
-  Dusan Graovac und Marco Puerschel und Andreas Kiep, *Mosfet power losses calculation using the datasheet parameters*, [Link, Online; accessed 16.05.2023].